Mipi D Phy 20 Specification Top _best_ [UHD 2026]

┌─────────────────────────────────┐ │ PHY Protocol Interface │ (PPI) │ (from CSI-2/DSI controller) │ └─────────────┬───────────────────┘ │ ┌─────────────▼───────────────────┐ │ D-PHY v2.0 Main Block │ │ ┌───────────┐ ┌───────────┐ │ │ │ Lane │ │ Lane │ │ │ │ Manager │ │ Logic │ │ │ └───────────┘ └───────────┘ │ │ ┌───────────────────────────┐ │ │ │ Clock Lane │ │ │ └───────────────────────────┘ │ │ ┌───────────────────────────┐ │ │ │ Data Lane 0..N │ │ │ └───────────────────────────┘ │ └─────────────┬───────────────────┘ │ HS / LP ┌─────────────▼───────────────────┐ │ D-PHY Pads / I/O │ └─────────────────────────────────┘